(برقی اجزا) 5V927PGGI8
د محصول ځانګړتیاوې
ټایپ | تفصیل |
کټګوري | مدغم سرکټونه (ICs) |
Mfr | Renesas Electronics America Inc |
لړۍ | - |
بسته | ټیپ او ریل (TR) |
د محصول حالت | متروک |
ډول | د ساعت جنراتور |
PLL | هو د بای پاس سره |
داخلول | LVTTL، کرسټال |
محصول | LVTTL |
د سرکونو شمیر | 1 |
تناسب - ننوت: محصول | ۲:۴ |
توپیر - ننوت: محصول | نه نه |
فریکونسی - اعظمي | 160MHz |
ویشونکی / ضرب کوونکی | هو نه |
ولتاژ – عرضه | 3V ~ 3.6V |
د عملیاتي حرارت درجه | -40°C ~ 85°C |
د نصب کولو ډول | د سطحې غر |
بسته / قضیه | 16-TSSOP (0.173″، 4.40mm پلنوالی) |
د عرضه کوونکي وسیله بسته | 16-TSOP |
د اساسی محصول شمیره | IDT5V927 |
اسناد او رسنۍ
د سرچینې ډول | LINK |
د معلوماتو پاڼې | IDT5V927 |
د PCN ناڅرګندتیا / EOL | بیاکتنه 23/Dec/2013 |
د HTML ډیټاشیټ | IDT5V927 |
د چاپیریال او صادراتو طبقه بندي
ATTRIBUTE | تفصیل |
د رطوبت حساسیت کچه (MSL) | 1 (نامحدود) |
د لاسرسي حالت | بې اغېزې ته رسېدل |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |
اضافي سرچینې
ATTRIBUTE | تفصیل |
نور نومونه | 5V927PGGI8 |
معیاري بسته | 4,000 |
د محصول توضیحات
24-BIT ډیجیټل سیګنال پروسیسر
د موټرولا DSP56307، د پروګرام وړ ډیجیټل سیګنال پروسیسرونو (DSPs) د DSP56300 کورنۍ غړی، د عمومي فلټر کولو عملیاتو سره د بې سیم زیربناوو غوښتنلیکونو ملاتړ کوي.د چپ پر مخ وده شوي فلټر کاپروسیسر (EFCOP) د اصلي عملیاتو سره موازي د فلټر الګوریتم پروسس کوي ، پدې توګه د DSP عمومي فعالیت او موثریت ډیروي.د کورنۍ د نورو غړو په څیر، DSP56307 د لوړ فعالیت، واحد-کلاک-سایکل-فی-لارښوونې انجن کاروي (کوډ د موټروولا مشهور DSP56000 کور کورنۍ سره مطابقت لري)، یو بیرل شفټر، 24-بټ پته، د لارښوونې کیچ، او د مستقیم حافظې لاسرسي کنټرولر، لکه څنګه چې په 1 شکل کې. DSP56307 په هره ثانیه کې د 100 ملیون لارښوونو (MIPS) فعالیت وړاندې کوي د 2.5 وولټ کور او خپلواک 3.3 ولټ ان پټ/آؤټ پوټ بریښنا سره د داخلي 100 MHz ساعت په کارولو سره.
کتنه
د دوهم نسل ASMBL (پرمختللي سیلیکون ماډلر بلاک) کالم میشته جوړښت په کارولو سره ، XC5VLX330T-3FFG1738I پنځه ځانګړي پلیټ فارمونه (فرعي کورنۍ) لري ، ترټولو غوره انتخاب چې د هرې FPGA کورنۍ لخوا وړاندیز کیږي.هر پلیټ فارم د ځانګړتیاو مختلف تناسب لري ترڅو د ډیری پرمختللي منطق ډیزاینونو اړتیاو ته رسیدګي وکړي.د خورا پرمختللي ، لوړ فعالیت منطق پارچه سربیره ، XC5VLX330T-3FFG1738I FPGAs د هارډ-IP سیسټم کچې ډیری بلاکونه لري ، پشمول د ځواکمن 36-Kbit بلاک RAM/FIFOs ، دوهم نسل 25 x 18 DSP سلائسونه ، د جوړ شوي سره IO ټیکنالوژي غوره کړئ. په ډیجیټل کنټرول شوي خنډ کې، د چپ سنک سرچینې - همغږي انٹرفیس بلاکس، د سیسټم نظارت فعالیت،
برخی
د لوړ فعالیت DSP56300 کور
● په 2.5 V کور او 3.3 VI/O کې د 100 MHz ساعت سره په هره ثانیه کې 100 ملیون لارښوونې (MIPS)
● د اعتراض کوډ د DSP56000 کور سره مطابقت لري
● په لوړه کچه موازي لارښوونې ترتیب
● د ډیټا ریاضی منطقی واحد (ALU)
- په بشپړه توګه پایپ لاین شوی 24 x 24-bit موازي ضربی جمع کوونکی
- 56-bit موازي بیرل شفټر (چټک بدلون او نورمال کول؛ د بټ جریان تولید او پارس کول)
- مشروط ALU لارښوونې
- د سافټویر کنټرول لاندې 24-bit یا 16-bit ریاضی ملاتړ
● د پروګرام کنټرول واحد (PCU)
- د موقعیت خپلواک کوډ (PIC) ملاتړ
- د پته ورکولو طریقې د DSP غوښتنلیکونو لپاره غوره شوي (د سمدستي آفسیټونو په شمول)
- پر چپ لارښود کیچ کنټرولر
- آن چپ حافظه - د پراختیا وړ هارډویر سټیک
- نیسټ شوي هارډویر DO لوپونه
- د ګړندي اوتومات بیرته راستنیدو مداخلې
● مستقیم حافظې ته لاسرسی (DMA)
- شپږ DMA چینلونه چې د داخلي او بهرني لاسرسي ملاتړ کوي
- یو-، دوه-، او درې اړخیز لیږدونه (د سرکلر بفرینګ په شمول)
- د بلاک د لیږد پای پای
- د مداخلې لینونو او ټولو پردیو څخه محرک کول
● د مرحلې تړل شوی لوپ (PLL)
- د کم بریښنا ویشلو فاکتور (DF) بدلولو ته اجازه ورکوي پرته له دې چې د تالاشۍ له لاسه ورکړي
- د سکیو له مینځه وړلو سره د محصول ساعت
● د هارډویر debugging ملاتړ
- آن چپ ایمولیشن (آن CE) ماډل
- د ګډ ازموینې عمل ګروپ (JTAG) ازموینې لاسرسي بندر (TAP)
- د آدرس ټریس حالت په بهرني بندر کې د داخلي برنامه رام لاسرسي منعکس کوي