مدغم سرکټ IC چپس یو ځای پیرود EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
د محصول ځانګړتیاوې
ټایپ | تفصیل |
کټګوري | مدغم سرکټونه (ICs) سرایت شوی CPLDs (پیچلي پروګرام وړ منطقي وسایل) |
Mfr | Intel |
لړۍ | MAX® II |
بسته | پتنوس |
معیاري بسته | 90 |
د محصول حالت | فعاله |
د پروګرام وړ ډول | د پروګرام وړ سیسټم کې |
د ځنډ وخت tpd (1) اعظمي | 4.7 ns |
د ولتاژ عرضه – داخلي | 2.5V، 3.3V |
د منطقي عناصرو/بلاکونو شمېر | ۲۴۰ |
د میکروکلونو شمیر | ۱۹۲ |
د I/O شمیره | 80 |
د عملیاتي حرارت درجه | 0°C ~ 85°C (TJ) |
د نصب کولو ډول | د سطحې غر |
بسته / قضیه | 100-TQFP |
د عرضه کوونکي وسیله بسته | 100-TQFP (14×14) |
د اساسی محصول شمیره | EPM240 |
لګښت یو له لویو مسلو څخه و چې د 3D بسته شوي چپس سره مخ دي، او Foveros به لومړی ځل وي چې انټیل د دې مخکښ بسته بندۍ ټیکنالوژۍ څخه مننه په لوړ حجم کې تولید کړي.Intel، په هرصورت، وايي چې د 3D Foveros کڅوړو کې تولید شوي چپس د معیاري چپ ډیزاینونو سره خورا سیالي قیمت لري - او په ځینو مواردو کې ممکن حتی ارزانه وي.
انټیل د Foveros چپ ډیزاین کړی ترڅو د امکان تر حده ټیټ لګښت ولري او لاهم د شرکت بیان شوي فعالیت اهداف پوره کوي - دا د میټیور لیک کڅوړه کې ترټولو ارزانه چپ دی.Intel تر اوسه د Foveros interconnect / base tile سرعت نه دی شریک کړی مګر ویلي یې دي چې اجزاوې کولی شي په یو غیر فعال ترتیب کې په څو GHz کې وګرځي (یو بیان چې د منځګړیتوب پرت د فعالې نسخې شتون په ګوته کوي Intel لا دمخه وده کوي. ).په دې توګه، Foveros ډیزاینر ته اړتیا نلري چې د بینډ ویت یا ځنډ محدودیتونو باندې جوړجاړی وکړي.
انټیل هم تمه لري چې ډیزاین به د فعالیت او لګښت دواړو شرایطو کې ښه اندازه کړي ، پدې معنی چې دا کولی شي د بازار نورو برخو لپاره ځانګړي ډیزاینونه وړاندیز کړي ، یا د لوړ فعالیت نسخه ډولونه.
د هر ټرانزیسټر پرمختللي نوډونو لګښت په بې ساري ډول وده کوي ځکه چې د سیلیکون چپ پروسې خپل حد ته نږدې کیږي.او د کوچني نوډونو لپاره د نوي IP ماډلونو ډیزاین کول (لکه I/O انٹرفیس) د پانګوونې ډیر عاید نه ورکوي.له همدې امله، په 'کافي ښه' موجوده نوډونو کې د غیر مهم ټایلونو / چپلټونو بیا کارول کولی شي وخت، لګښت او پراختیایي سرچینې خوندي کړي، نه د ازموینې پروسې ساده کولو یادونه.
د واحد چپس لپاره، انټیل باید په پرله پسې ډول مختلف چپ عناصر لکه حافظه یا PCIe انٹرفیسونه ازموي ، کوم چې د وخت مصرف کولو پروسه کیدی شي.په مقابل کې، د چپ جوړونکي کولی شي د وخت خوندي کولو لپاره په ورته وخت کې کوچني چپس معاینه کړي.پوښونه د ځانګړو TDP سلسلو لپاره د چپس ډیزاین کولو کې هم ګټه لري، ځکه چې ډیزاینران کولی شي مختلف کوچني چپسونه د دوی ډیزاین اړتیاوو سره سم تنظیم کړي.
ډیری دا ټکي پیژني، او دا ټول ورته فکتورونه دي چې AMD یې په 2017 کې د چپسیټ لاره راټیټه کړه. AMD لومړی نه و چې د چپسیټ پر بنسټ ډیزاینونه کاروي، مګر دا لومړی لوی تولیدونکی و چې د دې ډیزاین فلسفه یې کاروي. د ډله ایز تولید عصري چپس، یو څه داسې بریښي چې انټیل یو څه ناوخته راغلی.په هرصورت، د Intel وړاندیز شوی 3D بسته بندي ټیکنالوژي د AMD د عضوي منځګړیتوب پرت پر بنسټ ډیزاین څخه خورا پیچلې ده، کوم چې دواړه ګټې او زیانونه لري.
توپیر به په نهایت کې په بشپړ شوي چپس کې منعکس شي ، د انټیل په وینا چې د نوي 3D سټیک شوي چپ میټر لیک تمه کیږي چې په 2023 کې شتون ولري ، د تیر جهيل او قمري جهيل سره په 2024 کې راځي.
Intel دا هم وویل چې د Ponte Vecchio سوپر کمپیوټر چپ، چې له 100 ملیارد څخه ډیر ټرانزیسټرونه به ولري، تمه کیږي چې د اورورا په زړه کې وي، د نړۍ ترټولو چټک سوپر کمپیوټر.