منطق او فلیپ فلپس-SN74LVC74APWR

فلیپ فلاپاولیچعام ډیجیټل بریښنایی وسایل دي چې دوه مستحکم حالتونه لري چې د معلوماتو ذخیره کولو لپاره کارول کیدی شي ، او یو فلیپ فلاپ یا لیچ کولی شي 1 بټ معلومات ذخیره کړي.

فلیپ فلاپ (په لنډ ډول د FF) په نوم هم پیژندل کیږي، چې د بیسټ ایبل دروازې په نوم هم پیژندل کیږي، د بیسټ ایبل فلیپ فلاپ په نوم هم پیژندل کیږي، یو ډیجیټل منطق سرکټ دی چې کولی شي په دوو حالتونو کې کار وکړي.فلیپ فلاپ په خپل حالت کې پاتې کیږي تر هغه چې دوی د ان پټ نبض ترلاسه کړي، چې د محرک په نوم هم پیژندل کیږي.کله چې د انپټ پلس ترلاسه شي، د فلیپ فلاپ محصول د قواعدو سره سم حالت بدلوي او بیا په هغه حالت کې پاتې کیږي تر څو چې بل محرک ترلاسه نشي.

لیچ، د نبض د کچې سره حساس دی، د ساعت د نبض د کچې لاندې حالت بدلوي، لیچ د لیول محرک ذخیره کولو واحد دی، او د ډیټا ذخیره کولو عمل د ان پټ سیګنال کچې ارزښت پورې اړه لري، یوازې هغه وخت چې لیچ په کې وي. حالت فعال کړئ، محصول به د ډیټا ان پټ سره بدل شي.لیچ د فلیپ فلاپ څخه توپیر لري، دا د ډاټا لیچ کولو نه دی، په محصول کې سیګنال د ان پټ سیګنال سره بدلیږي، لکه څنګه چې سیګنال د بفر څخه تیریږي؛یوځل چې د لیچ سیګنال د لیچ په توګه عمل وکړي ، ډاټا لاک کیږي او د ان پټ سیګنال کار نه کوي.یو لیچ د شفاف لیچ په نوم هم یادیږي، پدې معنی چې محصول د ان پټ لپاره شفاف دی کله چې دا لیچ نه وي.

د لیچ او فلیپ فلاپ ترمنځ توپیر
لیچ او فلیپ فلاپ د حافظې فعالیت سره بائنری ذخیره کولو وسیلې دي ، کوم چې یو له لومړني وسیلو څخه دي چې د مختلف وخت منطق سرکیټونو ترکیب کوي.توپیر دا دی: لیچ د دې ټولو ان پټ سیګنالونو پورې اړه لري، کله چې د ان پټ سیګنال د لیچ بدلون بدل شي، د ساعت ټرمینل شتون نلري.فلیپ فلاپ د ساعت لخوا کنټرول کیږي، یوازې کله چې ساعت د اوسني ان پټ نمونې لپاره پیل شي، تولید تولید کړئ.البته، ځکه چې لیچ او فلیپ فلاپ دواړه د وخت منطق دي، محصول نه یوازې د اوسني ان پټ سره تړاو لري، بلکې د پخوانیو محصول سره هم تړاو لري.

1. کنډک د سطحې په واسطه رامینځته کیږي، نه همغږي کنټرول.DFF د ساعت څنډې او همغږي کنټرول لخوا رامینځته شوی.

2، لیچ د ان پټ کچې سره حساس دی او د ویرینګ ځنډ لخوا اغیزمن کیږي، نو دا ستونزمنه ده چې ډاډ ترلاسه شي چې محصول د بورې تولید نه کوي؛DFF د burrs تولید کولو احتمال لږ دی.

3، که تاسو د لیچ او DFF جوړولو لپاره د دروازې سرکټونه کاروئ، لیچ د DFF په پرتله د دروازې لږ سرچینې مصرفوي، کوم چې د DFF په پرتله د لیچ لپاره غوره ځای دی.له همدې امله، په ASIC کې د لیچ کارولو ادغام د DFF څخه لوړ دی، مګر په FPGA کې برعکس ریښتیا ده، ځکه چې په FPGA کې معیاري لیچ واحد شتون نلري، مګر د DFF واحد شتون لري، او LATCH د احساس کولو لپاره له یو څخه ډیرو LE ته اړتیا لري.latch د سطحې محرک دی، کوم چې د فعال پای سره مساوي دی، او د فعالولو وروسته (د فعال کچې په وخت کې) د تار سره مساوي دی، کوم چې د بدلون سره د تولید سره توپیر لري.په غیر فعال حالت کې د اصلي سیګنال ساتل دي ، کوم چې لیدل کیدی شي او فلیپ فلاپ توپیر لري ، په حقیقت کې ډیری وختونه لیچ د ff لپاره بدیل ندی.

4، لیچ به خورا پیچلي جامد وخت تحلیل شي.

5، اوس مهال، لیچ یوازې په خورا لوړ پای سرکټ کې کارول کیږي، لکه د انټیل P4 CPU.FPGA د لیچ یونټ لري، د راجستر واحد د لیچ واحد په توګه تنظیم کیدی شي، په xilinx v2p لارښود کې به د راجستر/لچ واحد په توګه ترتیب شي، ضمیمه د xilinx نیم سلائس جوړښت ډیاګرام دی.د FPGAs نور ماډلونه او جوړونکي چیک ته ندي تللي.- په شخصي توګه، زه فکر کوم چې xilinx کولی شي په مستقیم ډول د الټرا سره سمون ولري، ممکن د یو څو LE کولو لپاره ډیر ستونزمن وي، په هرصورت، د xilinx وسیله نه ده چې هره ټوټه دومره ترتیب کیدی شي، د الټرا یوازینی DDR انٹرفیس یو ځانګړی لیچ واحد لري، عموما یوازې د لوړ سرعت سرکټ به د لیچ ډیزاین کې وکارول شي.د altera LE هیڅ لیچ جوړښت نلري ، او sp3 او sp2e چیک کړئ ، او نور د چیک کولو لپاره ندي ، لارښود وايي چې دا ترتیب ملاتړ شوی.د الټرا په اړه د وانګډیان څرګندونه سمه ده، د الټرا ff د لیچ کولو لپاره نشي تنظیم کیدی، دا د لیچ پلي کولو لپاره د لید میز کاروي.

د ډیزاین عمومي اصول دا دي: په ډیری ډیزاینونو کې د لیچ څخه ډډه وکړئ.دا به تاسو ته اجازه درکړي چې ډیزاین وخت پای ته ورسیږي، او دا خورا پټ دی، غیر تجربه کونکي نشي موندلی.لوټ کول ترټولو لوی خطر د burrs فلټر نه دی.دا د سرکټ راتلونکي کچې لپاره خورا خطرناک دی.له همدې امله، تر هغه چې تاسو کولی شئ د D فلیپ فلاپ ځای وکاروئ، لیچ مه کاروئ.