نوی اصلي XC18V04VQG44C د ځای سټاک FPGA فیلډ د برنامه وړ ګیټ سرې منطق IC چپ مدغم سرکیټونه
د محصول ځانګړتیاوې
| ټایپ | تفصیل |
| کټګوري | مدغم سرکټونه (ICs) |
| Mfr | AMD Xilinx |
| لړۍ | - |
| بسته | پتنوس |
| د محصول حالت | متروک |
| د پروګرام وړ ډول | د پروګرام وړ سیسټم کې |
| د حافظې اندازه | 4Mb |
| ولتاژ – عرضه | 3V ~ 3.6V |
| د عملیاتي حرارت درجه | 0°C ~ 70°C |
| د نصب کولو ډول | د سطحې غر |
| بسته / قضیه | 44-TQFP |
| د عرضه کوونکي وسیله بسته | 44-VQFP (10×10) |
| د اساسی محصول شمیره | XC18V04 |
اسناد او رسنۍ
| د سرچینې ډول | LINK |
| د معلوماتو پاڼې | د XC18V00 لړۍ |
| د چاپیریال معلومات | د Xiliinx RoHS سند |
| د PCN ناڅرګندتیا / EOL | ډیری وسایل 01/Jun/2015 |
| د PCN برخې حالت بدلول | برخې بیا فعالې شوې 25/Apr/2016 |
| د HTML ډیټاشیټ | د XC18V00 لړۍ |
د چاپیریال او صادراتو طبقه بندي
| ATTRIBUTE | تفصیل |
| د RoHS حالت | ROHS3 مطابقت لري |
| د رطوبت حساسیت کچه (MSL) | 3 (168 ساعته) |
| د لاسرسي حالت | بې اغېزې ته رسېدل |
| ECCN | 3A991B1B1 |
| HTSUS | 8542.32.0071 |
اضافي سرچینې
| ATTRIBUTE | تفصیل |
| معیاري بسته | ۱۶۰ |
د Xilinx حافظه - د FPGAs لپاره د تنظیم کولو پروګرامونه
Xilinx د XC18V00 لړۍ په سیسټم کې د پروګرام وړ ترتیب کولو PROMs (شکل 1) معرفي کوي.په دې 3.3V کورنۍ کې وسیلې شامل دي 4-میګابایټ، یو 2-میګابایټ، یو 1-میګابایټ، او یو 512-کیلوبایټ PROM چې د Xilinx FPGA ترتیب بټ سټریمونو بیا برنامه کولو او ذخیره کولو لپاره اسانه ، ارزانه ، ارزانه میتود چمتو کوي.
کله چې FPGA د ماسټر سیریل حالت کې وي، دا د ترتیب کولو ساعت تولیدوي چې PROM چلوي.د CE او OE فعال کیدو وروسته د لاسرسي لنډ وخت ، ډاټا د PROM ډیټا (D0) پن کې شتون لري چې د FPGA DIN پن سره وصل دی.نوي ډیټا د هر لوړیدونکي ساعت څنډې وروسته د لاسرسي لنډ وخت شتون لري.FPGA د ترتیب بشپړولو لپاره د ساعت نبض مناسب شمیر تولیدوي.کله چې FPGA د غلام سیریل حالت کې وي، PROM او FPGA د بهرني ساعت لخوا تړل کیږي.
کله چې FPGA د ماسټر انتخاب MAP حالت کې وي ، FPGA د ترتیب کولو ساعت رامینځته کوي چې PROM چلوي.کله چې FPGA د غلام موازي یا غلام انتخاب MAP حالت کې وي، یو بهرنی اوسیلیټر د ترتیب کولو ساعت تولیدوي چې PROM او FPGA چلوي.وروسته له دې چې CE او OE فعال شي، ډاټا د PROM ډیټا (D0-D7) پنونو کې شتون لري.نوي ډیټا د هر لوړیدونکي ساعت څنډې وروسته د لاسرسي لنډ وخت شتون لري.ډاټا د CCLK لاندې مخ پر ودې څنډه کې په FPGA کې تړل شوي.یو وړیا چلونکی اوسیلیټر د غلام موازي یا غلام انتخاب MAP حالتونو کې کارول کیدی شي.
ډیری وسیلې د لاندې وسیلې سی ای ان پټ چلولو لپاره د CEO محصول په کارولو سره کاسکیډ کیدی شي.په دې سلسله کې د ټولو PROMs د ساعت آخذې او د ډیټا محصول یو له بل سره تړلي دي.ټول وسایل مطابقت لري او د کورنۍ د نورو غړو سره یا د XC17V00 یو وخت برنامه وړ سریال PROM کورنۍ سره کاسکیډ کیدی شي.
