نوی اصلي XQR17V16CC44V د ځای سټاک FPGA فیلډ د برنامه وړ ګیټ سرې منطق Ic چپ مدغم سرکیټونه
| مشخصات | |
| د حافظې کټګوري | PROM |
| کثافت | 16777 kbits |
| د کلمو شمیر | 2000 k |
| په هره کلمه کې بټونه | 8 بټ |
| د بسته بندۍ ډول | سیرامیک، LCC-44 |
| پنس | 44 |
| د منطق کورنۍ | CMOS |
| د ولتاژ عرضه | 3.3V |
| د عملیاتي حرارت درجه | -55 تر 125 سانتي ګراد (-67 تر 257 F) |
Xilinx د لوړ کثافت QPro™ XQR17V16 لړۍ تابکاری سخت QML ترتیب PROMs معرفي کوي کوم چې د لوی Xilinx FPGA ترتیب بټ سټریمونو ذخیره کولو لپاره د کارولو اسانه ، ارزانه میتود چمتو کوي.XQR17V16CC44V یو 3.3V وسیله ده چې د 16 Mb ذخیره کولو ظرفیت لري او کولی شي په سریال یا بایټ پراخه حالت کې کار وکړي.د XQR17V16 وسیلې جوړښت ساده بلاک ډیاګرام لپاره.
کله چې FPGA د ماسټر سیریل حالت کې وي، دا د ترتیب کولو ساعت تولیدوي چې PROM چلوي.د مخ په زیاتیدونکي ساعت څنډې وروسته د لاسرسي لنډ وخت ، ډاټا د PROM ډیټا محصول پن کې څرګندیږي چې د FPGA DIN پن سره وصل دی.FPGA د ترتیب بشپړولو لپاره د ساعت نبض مناسب شمیر تولیدوي.یوځل تنظیم شوی ، دا PROM غیر فعالوي.کله چې FPGA د غلام سیریل حالت کې وي، PROM او FPGA دواړه باید د راتلونکي سیګنال لخوا بند شي.
کله چې FPGA د ماسټر سلیکشن میپ حالت کې وي ، دا د ترتیب کولو ساعت رامینځته کوي چې PROM او FPGA چلوي.د CCLK د لوړیدو وروسته، ډاټا د PROMs ډیټا (D0-D7) پنونو کې شتون لري.ډاټا به د CCLK لاندې مخ پر ودې څنډه کې FPGA کې بند شي.کله چې FPGA د Slave SelectMAP حالت کې وي، PROM او FPGA دواړه باید د راتلونکي سیګنال لخوا بند شي.د CCLK چلولو لپاره وړیا چلونکی اوسیلیټر کارول کیدی شي.ډیری وسیلې د لاندې وسیلې سی ای ان پټ چلولو لپاره د CEO محصول په کارولو سره یوځای کیدی شي.په دې سلسله کې د ټولو PROMs د ساعت آخذې او د ډیټا محصول یو له بل سره تړلي دي.ټول وسایل مطابقت لري او د کورنۍ د نورو غړو سره کاسکیډ کیدی شي.د وسیلې برنامې لپاره ، یا د Xilinx ISE Foundation یا ISE WebPACK سافټویر د FPGA ډیزاین فایل په معیاري هیکس فارمیټ کې تالیف کوي ، کوم چې بیا ډیری سوداګریز PROM پروګرام کونکو ته لیږدول کیږي.
برخی
• LET>120 MeV/cm2/mg ته د لیچ اپ معافیت
• د 1019.5 تخصیص لپاره د 50 kRad(Si) تضمین شوی TID
• په Epitaxial Substrate باندې جوړ شوی
• د 16Mbit ذخیره کولو ظرفیت
• د بشپړ نظامي تودوخې رینج کې تضمین عملیات: -55 ° C څخه +125 ° C
• د یو ځل پروګرام وړ (OTP) یوازې د لوستلو حافظه د Xilinx FPGA وسیلو د بټ سټریمونو ترتیبولو لپاره ډیزاین شوې
• د دوه ګوني ترتیب کولو طریقې
♦ سیریل ترتیب (تر 33 Mb/s پورې)
♦ موازي (تر 264 Mb/s په 33 MHz کې)
• Xilinx QPro FPGAs ته ساده انٹرفیس
• د اوږده یا څو بټ سټریمونو ذخیره کولو لپاره کاسکیډ وړ
• د مختلف FPGA حلونو سره مطابقت لپاره د پروګرام وړ ری سیٹ قطبیت (فعال لوړ یا فعال ټیټ)
• د ټیټ ځواک CMOS فلوټینګ گیټ پروسه
• د 3.3V رسولو ولتاژ
• د سیرامیک CK44 کڅوړو کې شتون لري (1)
• د مخکښو پروګرامر جوړونکو لخوا د پروګرام کولو ملاتړ
• د ISE بنسټ یا ISE WebPACK سافټویر کڅوړو په کارولو سره د ډیزاین ملاتړ
• د 20 کلن ژوند د معلوماتو ساتلو تضمین شوی
برنامه کول
وسیلې د Xilinx یا وړ دریمې ډلې پلورونکو لخوا چمتو شوي برنامه کونکو باندې برنامه کیدی شي.کارونکي باید ډاډ ترلاسه کړي چې مناسب پروګرامینګ الګوریتم او د پروګرامر سافټویر وروستۍ نسخه کارول کیږي.غلط انتخاب کولی شي د تل لپاره وسیله زیانمن کړي.
تفصیل
• LET>120 MeV/cm2/mg ته د لیچ اپ معافیت
• د 1019.5 تخصیص لپاره د 50 kRad(Si) تضمین شوی TID
• په Epitaxial Substrate باندې جوړ شوی
• د 16Mbit ذخیره کولو ظرفیت
• د بشپړ نظامي تودوخې رینج کې تضمین عملیات: -55 ° C څخه +125 ° C
• د یو ځل پروګرام وړ (OTP) یوازې د لوستلو حافظه د Xilinx FPGA وسیلو د بټ سټریمونو ترتیبولو لپاره ډیزاین شوې
• د دوه ګوني ترتیب کولو طریقې
♦ سیریل ترتیب (تر 33 Mb/s پورې)
♦ موازي (تر 264 Mb/s په 33 MHz کې)
• Xilinx QPro FPGAs ته ساده انٹرفیس
• د اوږده یا څو بټ سټریمونو ذخیره کولو لپاره کاسکیډ وړ
• د پروګرام وړ ری سیٹ قطبي (فعال لوړ یا فعال
ټیټ) د مختلف FPGA حلونو سره مطابقت لپاره
• د ټیټ ځواک CMOS فلوټینګ گیټ پروسه
• د 3.3V رسولو ولتاژ
• د سیرامیک CK44 کڅوړو کې شتون لري (1)
• د مخکښ پروګرامر لخوا د پروګرام کولو ملاتړ
جوړونکي
• د ISE بنسټ یا ISE په کارولو سره د ډیزاین ملاتړ
د WebPACK سافټویر کڅوړې
• د 20 کلن ژوند د معلوماتو ساتلو تضمین شوی
