order_bg

محصولات

XCVU9P-2FLGA2104I – مدغم شوي سرکټونه، سرایت شوي، FPGAs (د ساحې د پروګرام وړ دروازې سرې)

لنډ معلومات:

د Xilinx® Virtex® UltraScale+™ FPGAs په -3، -2، -1 سرعت درجو کې شتون لري، د -3E وسیلو سره خورا لوړ فعالیت لري.د -2LE وسیلې کولی شي د VCCINT ولتاژ په 0.85V یا 0.72V کې کار وکړي او ټیټ اعظمي جامد بریښنا چمتو کړي.کله چې په VCCINT = 0.85V کې چلول کیږي، د -2LE وسیلو په کارولو سره، د L وسیلو لپاره د سرعت مشخصات د -2I سرعت درجې سره ورته دي.کله چې په VCCINT = 0.72V کې چلول کیږي، د -2LE فعالیت او جامد او متحرک ځواک کم شوی.د DC او AC ځانګړتیاوې په تمدید شوي (E)، صنعتي (I)، او نظامي (M) د تودوخې درجې کې مشخص شوي.د عملیاتي تودوخې سلسلې پرته یا پرته لدې چې بل ډول یادونه وشي ، ټول DC او AC بریښنایی پیرامیټرې د ځانګړي سرعت درجې لپاره یو شان دي (دا د -1 سرعت درجې پراخه شوي وسیلې د وخت ځانګړتیاوې د -1 سرعت درجې لپاره ورته دي. صنعتي وسیله).په هرصورت، یوازې ټاکل شوي سرعت درجې او/یا وسایل د تودوخې په هر حد کې شتون لري.


د محصول تفصیل

د محصول ټګ

د محصول ځانګړتیاوې

ټایپ تفصیل
کټګوري مدغم سرکټونه (ICs)

سرایت شوی

FPGAs (د ساحې د پروګرام وړ دروازې سرې)

Mfr AMD
لړۍ Virtex® UltraScale+™
بسته پتنوس
د محصول حالت فعاله
DigiKey د پروګرام وړ نه تصدیق شوی
د LABs/CLBs شمیر 147780
د منطقي عناصرو/حجرو شمېر 2586150
ټول RAM بټونه 391168000
د I/O شمیره ۴۱۶
ولتاژ - عرضه 0.825V ~ 0.876V
د نصب کولو ډول د سطحې غر
د عملیاتي حرارت درجه -40°C ~ 100°C (TJ)
بسته / قضیه 2104-BBGA، FCBGA
د عرضه کوونکي وسیله بسته 2104-FCBGA (47.5x47.5)
د اساسی محصول شمیره XCVU9

اسناد او رسنۍ

د سرچینې ډول LINK
د معلوماتو پاڼې Virtex UltraScale+ FPGA ډیټاشیټ
د چاپیریال معلومات د Xiliinx RoHS سند

د Xilinx REACH211 سند

د EDA ماډلونه XCVU9P-2FLGA2104I د SnapEDA لخوا

XCVU9P-2FLGA2104I د الټرا کتابتون لخوا

د چاپیریال او صادراتو طبقه بندي

ATTRIBUTE تفصیل
د RoHS حالت ROHS3 مطابقت لري
د رطوبت حساسیت کچه ​​(MSL) ۴ (۷۲ ساعته)
ECCN 3A001A7B
HTSUS 8542.39.0001

 

FPGAs

د عمل اصول:
FPGAs یو مفهوم کاروي لکه د Logic Cell Array (LCA)، کوم چې په داخلي توګه درې برخې لري: د ترتیب وړ منطق بلاک (CLB)، د ان پټ آوټ پوټ بلاک (IOB) او داخلي اړیکه.د ساحې د پروګرام وړ ګیټ آری (FPGAs) د پروګرام وړ وسایل دي چې د دودیز منطق سرکیټونو او د دروازې سرې لکه PAL، GAL او CPLD وسیلو په پرتله مختلف جوړښت لري.د FPGA منطق د برنامه شوي ډیټا سره د داخلي جامد حافظې حجرو بارولو سره پلي کیږي ، د حافظې حجرو کې زیرمه شوي ارزښتونه د منطق حجرو منطقي فعالیت او هغه طریقه ټاکي چې ماډلونه له یو بل سره یا I/ سره وصل وي. او.د حافظې په حجرو کې زیرمه شوي ارزښتونه د منطقي حجرو منطقي فعالیت ټاکي او هغه طریقه چې ماډلونه له یو بل سره یا I/Os سره تړلي دي، او بالاخره هغه دندې چې په FPGA کې پلي کیدی شي، کوم چې د لامحدود پروګرام کولو اجازه ورکوي. .

چپ ډیزاین:
د چپ ډیزاین نورو ډولونو په پرتله، د FPGA چپس په اړه یو لوړ حد او یو ډیر سخت بنسټیز ډیزاین جریان معمولا اړین دی.په ځانګړې توګه، ډیزاین باید د FPGA سکیمیک سره نږدې وصل شي، کوم چې د ځانګړي چپ ډیزاین لوی کچې ته اجازه ورکوي.په C کې د متلاب او ځانګړي ډیزاین الګوریتمونو په کارولو سره ، دا باید ممکنه وي چې په ټولو لارښوونو کې اسانه بدلون ترلاسه کړئ او پدې توګه ډاډ ترلاسه کړئ چې دا د اوسني اصلي جریان چپ ډیزاین فکر سره سم دی.که دا قضیه وي، نو معمولا اړینه ده چې د اجزاوو منظم ادغام او اړونده ډیزاین ژبه باندې تمرکز وکړئ ترڅو د کارولو وړ او د لوستلو وړ چپ ډیزاین ډاډمن کړئ.د FPGAs کارول د بورډ ډیبګ کولو ، کوډ سمولیشن او نورو اړوند ډیزاین عملیاتو ته وړتیا ورکوي ترڅو ډاډ ترلاسه کړي چې اوسنی کوډ په یو ډول لیکل شوی او د ډیزاین حل ځانګړي ډیزاین اړتیاوې پوره کوي.برسېره پر دې، د ډیزاین الګوریتم باید لومړیتوب ورکړل شي ترڅو د پروژې ډیزاین او د چپ عملیاتو اغیزمنتوب ته وده ورکړي.د ډیزاینر په توګه، لومړی ګام د یو ځانګړي الګوریتم ماډل جوړول دي چې د چپ کوډ سره تړاو لري.دا ځکه چې دمخه ډیزاین شوی کوډ د الګوریتم اعتبار ډاډمن کولو کې مرسته کوي او د عمومي چپ ډیزاین د پام وړ ښه کوي.د بشپړ بورډ ډیبګ کولو او سمولیشن ازموینې سره ، دا باید ممکنه وي چې په سرچینه کې د بشپړ چپ ډیزاین کولو کې مصرف شوي دورې وخت کم کړئ او د موجوده هارډویر عمومي جوړښت اصلاح کړئ.د دې نوي محصول ډیزاین ماډل ډیری وختونه کارول کیږي، د بیلګې په توګه، کله چې د غیر معیاري هارډویر انٹرفیسونو پراختیا.

د FPGA ډیزاین کې اصلي ننګونه د هارډویر سیسټم او د دې داخلي سرچینو سره آشنا کول دي ، ترڅو ډاډ ترلاسه شي چې د ډیزاین ژبه د اجزاو مؤثره همغږي وړوي او د برنامې لوستلو او کارولو ته وده ورکوي.دا په ډیزاینر باندې لوړې غوښتنې هم لري ، څوک چې اړتیاو پوره کولو لپاره په ډیری پروژو کې تجربه ترلاسه کولو ته اړتیا لري.

 د الګوریتم ډیزاین باید په معقولیت تمرکز وکړي ترڅو د پروژې وروستی بشپړتیا یقیني کړي، د پروژې د حقیقي وضعیت پراساس د ستونزې حل کولو وړاندیز وکړي، او د FPGA عملیات موثریت ته وده ورکړي.د الګوریتم ټاکلو وروسته باید د ماډل جوړولو لپاره مناسب وي، ترڅو وروسته د کوډ ډیزاین اسانه کړي.دمخه ډیزاین شوی کوډ د کوډ ډیزاین کې کارول کیدی شي ترڅو موثریت او اعتبار ښه کړي.د ASICs برعکس، FPGAs د پراختیا لنډ دوره لري او د هارډویر جوړښت بدلولو لپاره د ډیزاین اړتیاو سره یوځای کیدی شي، کوم چې کولی شي شرکتونو سره مرسته وکړي چې نوي محصولات په چټکۍ سره پیل کړي او د غیر معیاري انٹرفیس پراختیا اړتیاوې پوره کړي کله چې د ارتباط پروتوکولونه بالغ نه وي.


  • مخکینی:
  • بل:

  • خپل پیغام دلته ولیکئ او موږ ته یې واستوئ