LCMXO2-256HC-4TG100C اصلي او نوی د رقابتي نرخ سره په سټاک IC عرضه کونکي کې
د محصول ځانګړتیاوې
Pbfree کوډ | هو |
د روهس کوډ | هو |
د ژوند دورې کوډ برخه | فعاله |
Ihs جوړونکی | LATTICE سیمیک کنډکټر کارپوریشن |
د برخې بسته کوډ | QFP |
د بسته تفصیل | LFQFP |
د پن شمېره | 100 |
د اطاعت کوډ ته ورسیږئ | موافق |
د ECCN کوډ | EAR99 |
د HTS کوډ | 8542.39.00.01 |
د سامسسیس جوړونکی | لاټیس سیمیکمډکټر |
اضافي ځانګړنه | همدارنګه په 3.3 V نومی اکمالاتو کې کار کوي |
JESD-30 کوډ | S-PQFP-G100 |
JESD-609 کوډ | e3 |
اوږدوالی | 14 ملي متره |
د رطوبت حساسیت کچه | 3 |
د وقف شویو معلوماتو شمیر | |
د I/O لاینونو شمیر | |
د ننوتو شمیر | 55 |
د محصولاتو شمیر | 55 |
د ترمینلونو شمیر | 100 |
عملیاتي تودوخه - اعظمي | 85 سانتي ګراد |
عملیاتي تودوخه - دقیقه | |
سازمان | 0 وقف شوي معلومات، 0 I/O |
د محصول فعالیت | مخلوط |
د بسته بندۍ توکي | پلاستيک/EPOXY |
د بسته کوډ | LFQFP |
د بسته مساوي کوډ | TQFP100,.63SQ |
د بسته بندۍ بڼه | مربع |
د بسته بندۍ سټایل | فلیټ پیک، ټیټ پروفایل، ښه پیچ |
د بسته بندۍ طریقه | پتنوس |
د لوړ جریان د حرارت درجه (Cel) | 260 |
د بریښنا تجهیزات | 2.5/3.3 V |
د پروګرام وړ منطق ډول | فلش PLD |
د تکثیر ځنډ | 7.36 ns |
د وړتیا وضعیت | وړ نه دی |
د ناستې لوړوالی - اعظمي | 1.6 mm |
د عرضه ولتاژ - اعظمي | 3.462 وی |
د عرضه ولتاژ-min | 2.375 وی |
د عرضې ولتاژ-نوم | 2.5 وی |
د سطحې غر | هو |
د حرارت درجه | نور |
د ترمینل پای | مټ ټین (Sn) |
د ترمینل فورمه | ګل وزر |
ترمینل پچ | 0.5 mm |
د ترمینل موقعیت | QUAD |
وخت@Peak Reflow د حرارت درجه - اعظمي (s) | 30 |
عرض | 14 ملي متره |
د محصول پیژندنه
د کمپلیکس پروګرام وړ منطق وسیله (CPLD) په LSI (لوی پیمانه مدغم سرکټ) مدغم سرکیټ) کې د غوښتنلیک ځانګړي مدغم سرکټ (ASIC) دی.دا د کنټرول ژور ډیجیټل سیسټم ډیزاین لپاره مناسب دی، او د دې ځنډ کنټرول اسانه دی.CPLD په مدغم سرکیټونو کې یو له ګړندۍ وده کونکي وسیلو څخه دی.
د CPLD اجزا
CPLD یو پیچلي پروګرام وړ منطق وسیله ده چې په لویه پیمانه او پیچلي جوړښت سره، چې د لوی پیمانه حد پورې تړاو لري.مجتمعه مدارونه - په بریښنا کې سرکیټ.
CPLD پنځه اصلي برخې لري: منطقي سرې بلاک، میکرو واحد، د محصول غزول، د برنامه وړ تار سرې او د I/O کنټرول بلاک.
1. منطقي سرې بلاک (LAB)
یو منطقي سرې بلاک د 16 میکرو حجرو څخه مشتمل دی، او ډیری LABS د پروګرام وړ سرې (PIA) او یو نړیوال بس لخوا یو بل سره نښلول شوي.
2. میکرو واحد
د MAX7000 لړۍ کې د میکرو واحد درې فعال بلاکونه لري: یو منطقي صف، د محصول انتخاب میټرکس، او د پروګرام وړ راجستر.
3. پراخ شوی محصول اصطلاح
د هر میکرو حجرې یو محصول اصطالح بیرته منطقي صف ته لیږل کیدی شي.
4. د پروګرام وړ وائرډ صف PIA
هر LAB د برنامه وړ تارونو له لارې اړین منطق رامینځته کولو لپاره وصل کیدی شي.دا نړیوال بس یو د پروګرام وړ چینل دی چې کولی شي په وسیله کې د سیګنال سرچینې خپل منزل ته وصل کړي.
5. د I/O کنټرول بلاک
د I/O کنټرول بلاک هر I/O پن ته اجازه ورکوي چې په انفرادي ډول د ان پټ/آؤټ پټ او دوه اړخیز عملیاتو لپاره تنظیم شي.
د CPLD او FPGA پرتله کول
که څه هم دواړهد FPGA پاڼې اړوند نور معلومات په فسبوک کې اوګورئاوCPLDد پروګرام وړ ASIC وسایل دي او ډیری عام ځانګړتیاوې لري، د CPLD او FPGA جوړښت کې د توپیرونو له امله، دوی خپل ځانګړتیاوې لري:
1.CPLD د مختلف الګوریتمونو او ګډ منطق بشپړولو لپاره ډیر مناسب دی، او FP GA د ترتیب منطق بشپړولو لپاره ډیر مناسب دی.په بل عبارت، FPGA د فلیپ فلاپ بډایه جوړښت لپاره ډیر مناسب دی، پداسې حال کې چې CPLD د فلیپ فلاپ محدود او د محصول اصطلاح بډایه جوړښت لپاره ډیر مناسب دی.
2. د CPLD دوامداره روټینګ جوړښت ټاکي چې د وخت ځنډ یې یونیفورم او د وړاندوینې وړ دی، پداسې حال کې چې د FPGA قطع شوي روټینګ جوړښت د دې ځنډ غیر اټکلي ټاکي.
3.FPGA د پروګرام کولو په برخه کې د CPLD په پرتله ډیر انعطاف لري.CPLD د یو ثابت داخلي پیوستون سرکټ سره د منطق فعالیت بدلولو سره برنامه شوی ، پداسې حال کې چې FPGA د داخلي اړیکې تار بدلولو سره برنامه شوی.FP GA د منطق دروازې لاندې برنامه کیدی شي ، پداسې حال کې چې CPLD د منطق بلاک لاندې برنامه شوی.
4. د FPGA ادغام د CPLD په پرتله لوړ دی، او دا ډیر پیچلي تار جوړښت او منطق پلي کول لري.
5.CPLD د FPGA په پرتله د کارولو لپاره خورا اسانه دی.د E2PROM یا FASTFLASH ټیکنالوژۍ په کارولو سره د CPLD برنامه کول ، د بهرنۍ حافظې چپ نشته ، کارول اسانه دي.په هرصورت، د FPGA پروګرام کولو معلومات باید په بهرني حافظه کې زیرمه شي، او د کارولو طریقه پیچلې ده.
6. CPLDS د FPgas په پرتله ګړندی دی او د ډیر وخت وړاندوینه لري.دا ځکه چې FPGas د دروازې په کچه برنامه ده او د CLBS ترمینځ توزیع شوي اړیکې منل شوي ، پداسې حال کې چې CPLDS د منطق بلاک کچې برنامې دي او د دوی د منطق بلاکونو ترمینځ اړیکې تړل کیږي.
7. د پروګرام کولو په طریقه کې، CPLD په عمده توګه د E2PROM یا FLASH حافظې پروګرام کولو پر بنسټ والړ دی، د پروګرام کولو وخت تر 10,000 ځله پورې، ګټه دا ده چې د پروګرام کولو معلوماتو سیسټم بریښنا له لاسه نه ورکوي.CPLD په دوه کټګوریو ویشل کیدی شي: په پروګرامر باندې پروګرام کول او په سیسټم کې پروګرام کول.د FPGA ډیری برخه د SRAM برنامه کولو پراساس ده ، د برنامه کولو معلومات له لاسه ورکوي کله چې سیسټم بند شي ، او د برنامه کولو ډیټا باید د وسیلې څخه بهر SRAM ته بیرته لیکل شي هرکله چې دا چلیږي.د دې ګټه دا ده چې دا هر وخت برنامه کیدی شي ، او دا په کار کې ګړندي برنامه کیدی شي ، ترڅو د بورډ په کچه او سیسټم کچه متحرک ترتیب ترلاسه کړي.
8. د CPLD محرمیت ښه دی، د FPGA محرمیت خراب دی.
9. په عموم کې، د CPLD بریښنا مصرف د FPGA په پرتله خورا لوی دی، او د ادغام کچه لوړه ده، ډیر څرګند دی.