Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/ مربوط سرکټ

مشخصات

XC7K480T-2FFG1156I FPGAs عمومي کتنه
عمومي توضیحات
د Xilinx® 7 لړۍ FPGAs څلور FPGA کورنۍ لري چې د سیسټم اړتیاو بشپړ سلسله په ګوته کوي، د ټیټ لګښت، کوچني فارم فکتور، لګښت حساس، د لوړ حجم غوښتنلیکونو څخه د الټرا لوړ پای ارتباط بینډ ویت، منطق ظرفیت، او د سیګنال پروسس کولو وړتیا. د خورا تقاضا لوړ فعالیت غوښتنلیکونو لپاره.د 7 لړۍ FPGAs شامل دي:
• Spartan®-7 کورنۍ: د ټیټ لګښت، ټیټ بریښنا، او لوړ I/O فعالیت لپاره غوره شوی.د کوچني PCB فوټپرنټ لپاره په ټیټ لګښت ، خورا کوچني فارم فکتور بسته کې شتون لري.
• د آرټیکس®-7 کورنۍ: د ټیټ بریښنا غوښتنلیکونو لپاره غوره شوی چې د سیریل ټرانسیسیورونو او لوړ DSP او منطق له لارې ته اړتیا لري.د لوړې کچې ، لګښت حساس غوښتنلیکونو لپاره د توکو لګښت ترټولو ټیټ ټول بیل چمتو کوي.
• Kintex®-7 کورنۍ: د تیر نسل په پرتله د 2X ښه والي سره د غوره قیمت فعالیت لپاره غوره شوی، د FPGAs نوې ټولګي فعالوي.
• Virtex®-7 کورنۍ: د سیسټم فعالیت کې د 2X ښه والي سره د لوړ سیسټم فعالیت او ظرفیت لپاره مطلوب.د لوړ ظرفیت وسیلې د سټیک شوي سیلیکون انټرکنیک (SSI) ټیکنالوژۍ لخوا فعال شوي.
په عصري ډول جوړ شوی، لوړ فعالیت، ټیټ بریښنا (HPL)، 28 nm، د لوړ k فلزي دروازې (HKMG) پروسې ټیکنالوژي، د 7 لړۍ FPGAs د 2.9 Tb/ سره د سیسټم فعالیت کې بې ساري زیاتوالی وړوي. د I/O بینډ ویت، د 2 ملیون منطقي حجرو ظرفیت، او 5.3 TMAC/s DSP، پداسې حال کې چې د تیر نسل وسیلو په پرتله 50٪ کم بریښنا مصرفوي ترڅو د ASSPs او ASICs لپاره د بشپړ پروګرام وړ بدیل وړاندیز وکړي.
برخی
• پرمختللی لوړ فعالیت FPGA منطق د ریښتیني 6-input لټون جدول (LUT) ټیکنالوژۍ پراساس د توزیع شوي حافظې په توګه تنظیم کیدونکی.
• د چپ ډیټا بفرینګ لپاره د جوړ شوي FIFO منطق سره د 36 Kb ډبل پورټ بلاک رام.
• د 1,866 Mb/s پورې د DDR3 انٹرفیسونو لپاره د ملاتړ سره د لوړ فعالیت SelectIO™ ټیکنالوژي.
• د 600 Mb/s څخه تر 6.6 Gb/s تر 28.05 Gb/s پورې د جوړ شوي ملټي ګیګابایټ ټرانسیسیورونو سره د لوړ سرعت سریال ارتباط ، د ځانګړي ټیټ بریښنا حالت وړاندیز کوي ، د چپ څخه چپ انٹرفیسونو لپاره مطلوب .
• د کاروونکي د ترتیب وړ انلاګ انٹرفیس (XADC) چې د 12-bit 1MSPS انلاګ څخه ډیجیټل کنورټرونه د آن چپ حرارتي او اکمالاتي سینسرونو سره یوځای کوي.
• د DSP سلائسونه د 25 x 18 ضرب کونکي، 48-bit جمع کونکي، او د لوړ فعالیت فلټر کولو لپاره پری اډیډر سره، په شمول د اصلاح شوي سمیټریک کوفیشین فلټرینګ.
• د ځواکمن ساعت مدیریت ټایلونه (CMT)، د فیز-لاک شوي لوپ (PLL) او مخلوط موډ ساعت مدیر (MMCM) بلاکونه د لوړ دقیقیت او ټیټ جټټر لپاره.
• د PCI Express® (PCIe) لپاره مربوط بلاک، تر x8 Gen3 پای ټکی او د روټ پورټ ډیزاینونو لپاره.
• د ترتیب کولو پراخه مختلف انتخابونه، پشمول د اجناسو یادداشتونو لپاره مالتړ، د HMAC/SHA-256 تصدیق سره د 256-bit AES کوډ کول، او د SEU کشف او سمون جوړ شوی.
• ټيټ لګښت، د تار بانډ، بې لټ فلیپ چپ، او د لوړ سیګنال بشپړتیا فلیپ چپ بسته بندي په ورته کڅوړه کې د کورنۍ غړو ترمنځ اسانه مهاجرت وړاندیز کوي.ټولې کڅوړې په Pb وړیا کې شتون لري او په Pb اختیار کې غوره شوي کڅوړې.
• د 28 nm، HKMG، HPL پروسې، 1.0V کور ولتاژ پروسې ټیکنالوژۍ او حتی ټیټ بریښنا لپاره د 0.9V کور ولټاژ اختیار سره د لوړ فعالیت او ټیټ بریښنا لپاره ډیزاین شوی.
د Xilinx FPGAs (د ساحې د پروګرام وړ ګیټ سرې) لړۍ XC7K480T-2FFG1156I د FPGA، Kintex-7، MMCM، PLL، 400 I/O's، 710 MHz، 477760 Cells، 970 mV څخه تر 15GA پورې Al-Views، 970 mV & AlViews-16B. د ډیټاشیټونو سره، سټاک، په FPGAkey.com کې د مجاز توزیع کونکو قیمتونو سره، او تاسو کولی شئ د نورو FPGAs محصولات هم وپلټئ.
برخی
پرمختللي لوړ فعالیت FPGA منطق د ریښتیني 6-input لید میز (LUT) ټیکنالوژۍ پراساس د توزیع شوي حافظې په توګه تنظیم کیدونکی.
د چپ ډیټا بفرینګ لپاره د جوړ شوي FIFO منطق سره 36 Kb ډبل پورټ بلاک رام.
د 1,866 Mb/s پورې د DDR3 انٹرفیسونو لپاره د ملاتړ سره د لوړ فعالیت SelectIO ټیکنالوژي.
د 600 Mb/s څخه تر 6.6 Gb/s تر 28.05 Gb/s پورې د جوړ شوي ملټي ګیګابایټ ټرانسیسیورونو سره د لوړ سرعت سریال ارتباط ، د ځانګړي ټیټ بریښنا حالت وړاندیز کوي ، د چپ څخه چپ انٹرفیسونو لپاره مطلوب.
د کارونکي ترتیب وړ انلاګ انٹرفیس (XADC) ، د دوه ګوني 12-bit 1MSPS انلاګ څخه ډیجیټل کنورټرونه د آن چپ حرارتي او اکمالاتي سینسرونو سره شاملوي.
د DSP سلائسونه د 25 x 18 ضرب کونکي، 48-bit جمع کونکي، او د لوړ فعالیت فلټر کولو لپاره پری اډیډر سره، په شمول د اصلاح شوي سمیټریک کوفیشین فلټرینګ.
د ځواکمن ساعت مدیریت ټایلونه (CMT) ، د لوړ دقیق او ټیټ جټټر لپاره د فیز لاک شوي لوپ (PLL) او مخلوط حالت ساعت مدیر (MMCM) بلاکونه ترکیب کوي.
د PCI Express (PCIe) لپاره مدغم بلاک، تر x8 Gen3 پای ټکی او د روټ پورټ ډیزاینونو لپاره.
د ترتیب کولو پراخه مختلف انتخابونه ، پشمول د اجناسو یادداشتونو لپاره ملاتړ ، د HMAC/SHA-256 تصدیق سره د 256-bit AES کوډ کول ، او د SEU کشف او اصلاح جوړ شوی.
ټیټه بیه، د تار بانډ، بې لیډ فلیپ چپ، او د لوړ سیګنال بشپړتیا فلیپچپ بسته بندي په ورته کڅوړه کې د کورنۍ غړو ترمنځ اسانه مهاجرت وړاندیز کوي.ټولې کڅوړې په Pb وړیا کې شتون لري او په Pb اختیار کې غوره شوي کڅوړې.
د 28 nm، HKMG، HPL پروسې، 1.0V کور ولټاژ پروسې ټیکنالوژۍ او حتی ټیټ بریښنا لپاره د 0.9V کور ولټاژ اختیار سره د لوړ فعالیت او ټیټ بریښنا لپاره ډیزاین شوی.